

電子ビーム蒸着法によるシリコン極薄膜の作製および薄膜トランジスタ応用

Fabrication of Ultra-Thin Si Films by Electron Beam Evaporation and Their Application in Thin Film Transistors

石井 和歩(電気電子工学科)

Kazuho Ishii

高機能デバイス研究室 指導教員 相川 慎也 准教授

1. 緒言

次世代のエネルギー・情報デバイスに向けて、半導体材料の透明フレキシブル化が求められている。Si は代表的な半導体材料であり、加工技術が確立されているため研究段階から実社会への応用が他材料に比べ容易である。Si は極薄膜化により光透過性と柔軟性が期待できるため[1]、透明フレキシブルデバイスへの応用に適していると考えられる。このようなデバイスを製造する上では、柔軟かつ透明なプラスチック基板を用いる必要があるが、その耐熱温度を考慮すると 150 °C 以下での成膜法が要求される。

現行の Si 薄膜成膜法としては、プラズマ支援化学気相堆積法(PECVD)が知られている。アモルファスシリコン(a-Si)の場合、欠陥となる未結合手を水素終端させることが一般的である。PECVD では SiH₄(シラン)やホスフィン(PH₃)などのハイドライドガスを用いることで a-Si を水素終端させることができる。しかしながら、成膜温度は 250 °C 以上の高温環境が用いられるため[2]、プラスチック基板に直接 Si 薄膜を作製することが難しい。

そこで本研究では、プラスチック基板への直接堆積を目的として、室温成膜が可能である物理気相堆積法の 1 つである電子ビーム蒸着法を用いて[3]、極薄 Si 作製し、その構造と電気特性を評価するとともに、薄膜トランジスタ(TFT)を試作した。

2. 実験方法

基板として熱酸化 SiO₂ 付き Si ウェハを用いた。ダイヤモンドカッターで 1.5 cm×1.5 cm に切り出した後、アセトンおよびイソプロピルアルコール(IPA)中で超音波洗浄を各 10 分間行った。次に、ドライエッチング装置にて O₂ プラズマ表面処理を行い基板表面のクリーニングを行った。Si の成膜は、電子ビーム蒸着装置(日本電子株式会社 JBS-Z0501EVC)を用いて行った。膜厚は 5, 10, 20 nm とし、成膜レートは、5 nm まで 0.01 nm/s、それ以降は 0.10 nm/s とした。

薄膜の電気特性の測定は、半導体層として Si、ソース・ドレイン電極にはチタン、ゲート電極には Si 基板を用いたボトムゲート TFT を作製し(Fig. 1)、半導体パラメータアナライザにより評価した。結晶構造評価は、X 線回折装置(XRD, リガク Smart Lab.)を用いて行った。




Fig. 1 作製したボトムゲート TFT の概略図

3. 実験結果及び考察

Fig. 2 に、as-deposited Si 膜(膜厚 200 nm)と基板の XRD パターンを示す。as-deposited Si 膜で確認できる 51° の結晶ピークは基板のピーク位置と同じである。また、この 51° のピークはデータベース照合により Si によるピークではないことが確認されたので、as-deposited Si 膜の結晶構造はアモルファスである。

次に膜厚が異なる as-deposited Si 膜の TFT 伝達特性を Fig. 3 に示す。膜厚は 5, 10, 20 nm としたが、いずれにおいても絶縁的特性を示し、ソース・ドレイン電流は最大でも 10⁻¹⁰ [A] オーダーと低く、半導体特性を得ることができなかった。この要因とし、アモルファス状態のシリコンの場合、ダングリングボンドが欠陥を作るため[4]、移動度を著しく下げることが挙げられる。電気伝導率(σ)はキャリア密度(n)、移動度(μ)、電気素量(e)の積で表され、(1)式となる。

$$\sigma = \mu n e \quad (1)$$

電気伝導率は移動度に比例することから、移動度の低下が絶縁

体挙動の原因になったと考えられる。そこで、移動度の向上を目的に結晶化を行なった。Fig. 4 に Ar/H₂ および N₂ 雰囲気中で 900 °C アニールを施した Si 膜 XRD パターンを示す。基板由来のピーク以外では Ar/H₂ 雰囲気と N₂ 雰囲気とのどちらも (1 1 1) 面と (2 2 0) 面での結晶成長が確認された。また、二つの雰囲気中でアニールされた膜には半値幅とピーク位置に違いは見られず、この結果からは結晶成長において二つの雰囲気の違いはないと言える。

次に Ar/H₂ 雰囲気中で 900 °C アニールを施した Si 膜 TFT の伝達特性を Fig. 5 に示す。Fig. 3 同様に絶縁特性となった。移動度が大幅に上がるほどの結晶化が起こっていないことや(1)式のもう一つの変数であるキャリア密度が低いことが考えられる。

今回通常のアニールにより結晶化を行なったが、これは透明フレキシブル基板に有効な手段でない。エキシマレーザによるアニールなどを用いることで基板にダメージを与えず、結晶化させることができる。この方法は、結晶化のために要するレーザの照射時間が短いいため基板への熱によるダメージを防げる[5]。




Fig. 2 as-deposited Si 膜の XRD パターン




Fig. 3 as-deposited Si 膜の TFT の伝達特性




Fig. 4 Ar/H₂, N₂ 雰囲気中で 900 °C アニールを施した Si 膜 XRD パターン




Fig. 5 Ar/H₂ 雰囲気中で 900 °C アニールを施した Si 膜 TFT の伝達特性

4. 結論

本研究では、プラスチック基板への直接堆積を目的として、電子ビーム蒸着法により、極薄 Si を作製し、その構造と電気特性を評価した。移動度向上のため、結晶化を行なったが半導体特性を確認することはできず、絶縁特性となった。この要因は、キャリア密度が低いことが考えられる。今後は B ドープによりキャリア密度を向上させる。

5. 参考文献

- [1] S. Gupta *et al.*, npj Flex. Electron., 2, 8 (2018).
- [2] C. S. McCormick *et al.*, Appl. Phys. Lett., 70, 226-227 (1997).
- [3] P. Sharma *et al.*, J. Mater. Sci. Mater. Electron., 28, 3891-3896 (2017).
- [4] P. Li *et al.*, Status Solidi RRL., 13, 1800547 (2018).
- [5] J. Nomoto *et al.*, NPG Asia Mater., 14, 76 (2022).