

# 修士学位論文

論文題目 SiO<sub>x</sub>中間膜を用いた

貴金属フリーTiO<sub>x</sub>系 ReRAM の電気特性改善

ふりがな  
氏名 大沢遼輝

専攻 電気・電子工学専攻

指導教授 相川慎也

修了年月(西暦) 2024年3月

工学院大学大学院



# 修士論文概要書

高機能デバイス研究室

cm22012 大沢遼輝

近年、不揮発性メモリは我々の生活の中でなくてはならない存在となっている。例えば、公共交通機関を使用する際に用いられる非接触の定期券、IC カードには強誘電体メモリなどが用いられており、スマートフォン、USB メモリには大容量のフラッシュメモリが用いられている。これらほとんどすべてのニーズに答えてきたのが、フラッシュメモリに代表される MOS 型の不揮発性メモリである。

一方で、情報社会の発展による情報量の増加に伴い、占有面積、データの書き換えや読み出しにかかる電力の増加、そしてデータにアクセスするために必要となる時間が課題となっている。このような課題を踏まえ、高速かつ低消費電力で微細化可能な不揮発性メモリの開発が盛んにおこなわれている。その代表格として強誘電体メモリ (FeRAM)、相変化メモリ (PRAM)、磁気抵抗メモリ (MRAM)、抵抗変化メモリ (ReRAM) といった次世代型不揮発性メモリの研究が進められている。この中でも ReRAM は他の次世代型不揮発性メモリと比べ動作速度、占有面積の小ささという点で優れている。よって、ReRAM は他の次世代型不揮発性メモリと比べて極めて高いポテンシャルを示しているといえる。

また、ReRAM はニューラルネットワーク (Neural Network, NN) への応用が期待されている。人間の脳のように変化する入力データに瞬時に対応できるようにする、大規模でエネルギー効率の良いニューラルネットワークには、不揮発性のアナログ・ウェイト・ストレージをニューロン回路に近接し集積させることが不可欠である。ReRAM はその構造と動作機構から、集積化、低消費電力を可能とし、確率的な動作に閾値を設定することでシナプスの重みのランダム化を行うことができるため、スパイクングニューラルネットワーク (Spiking Neural Network) のシナプスの重みとして近年注目されている。

上記の点から、本稿では ReRAM に注目し研究を行った。

まず、ReRAM に関する基本的な概念と用語を説明する。高抵抗状態(HRS)から低抵抗状態(LRS)へのスイッチングは“Set”と呼ばれる。逆に LRS から HRS へのスイッチングは“Reset”と呼ばれる。初期状態のサンプルでは抵抗スイッチング動作を行うために、動作電圧より大きな電圧をかけることがあり、これを“フォーミング”と呼ぶ。

ReRAM は電圧印加の特性によるスイッチングタイプと動作領域の局所性によるスイッチング特性でそれぞれ分類することができる。

ReRAM のスイッチングタイプには、ユニポーラ型とバイポーラ型の 2 種類が存在する。

ユニポーラ型とは、スイッチング方向が印加電圧の極性に依存しないモードである。従って、Set/Reset は同じ極性で発生する。また、正負両電圧で対象に発生するユニポーラスイッチング対応をノンポーラスイッチングモードとも呼ぶ。これに対し、バイポーラスイッチングとは、スイッチング方向が印加電圧の極性に依存するモードである。従って、Set 動作は一方の極性で、Reset 動作は逆極性で発生する。

バイポーラ型 ReRAM は、ユニポーラ型と比較して ns 以下の高速動作が利点として挙げられる。ユニポーラ型 ReRAM は Set/Reset が同じ極性の電圧を用いて行われる。ここで挙げる Set 動作では Reset 動作と比べ絶対値の大きい電圧を印加することで動作する。対してバイポーラ型 ReRAM は異なる極性のパルスを印加することで Set/Reset を行うため Set 電圧に大きな電圧を必要としない。

このため、バイポーラ型 ReRAM は消費電力と動作速度の観点からユニポーラ型に対して有利と分かる。

スイッチング特性には、素子の一部のみが抵抗変化に寄与する界面型と全体で抵抗変化が起きるフィラメント型に分類される。

ユニポーラ型のスイッチング特性の一部は熱溶解モデルで、バイポーラ型のスイッチング特性の一部はイオンマイグレーションモデルで説明ができる。

様々な材料評価技術による実験的観測から、バイポーラ型・ユニポーラ型の両方において、酸素マイグレーションがスイッチングプロセスに存在し、重要な役割を担っていることが明らかになっている。

酸素マイグレーションとイオンマイグレーションのフォーミング・Set プロセスは、酸素原子が高電界(10 MV/cm 以上)で格子から叩き出され、陽極に向かってドリフトする。同時に、酸化物バルクに欠陥が発生する。局所的な酸素不足により、酸素空孔または金属析出物を含む導電性フィラメント(CF)が形成されることにより LRS となる。また、Set 時に酸素イオンが陽極界面に漂い、陽極材料が貴金属の場合は中性の非格子酸素として排出され、酸化性の陽極材料と反応して界面酸化膜が形成される。Reset プロセスは、この界面酸化膜から酸素イオンがバルクに戻り、酸素空孔と再結合し、抵抗変化層が酸化して HRS となる。

ReRAM は、金属酸化物を金属電極で挟んだシンプルな構造をしているが、電極には Pt を用いることがほとんどである。貴金属は界面で移動する酸素イオンや金属イオンと結合しにくい性質を持つためである。しかしながら、電極付近を漂う酸素イオンが酸素ガスを形成し、電極を破損させてしまうことが報告されている。このような問題は、電子回路への応用において深刻である。これらの問題点に対し、他の研究者たちは代替金属を用いる方法や電極/抵抗変化層界面に酸素リザーバー層を挿入し、抵抗変化層間で酸素のやり取りをする方法などを取ってきた。一方、抵抗変化層には  $\text{HfO}_2$  や  $\text{ZrO}_2$  が多く用いられているが、 $\text{HfO}_2$  ではコストに加え動作が不安定であること、 $\text{ZrO}_2$  では高動作電圧が報告されている。

我々の過去の研究では、W を上部及び下部電極、 $\text{TiO}_x$  を抵抗変化層とした貴金属フリーの ReRAM デバイスを製作した。電極層と抵抗変化層との間に生成される酸素ガスは電極層を酸素と化合する材料に変更することで低減できた。しかし、サイクル中に電極層内に酸素イオンが吸着、残存することで ReRAM の特性がサイクルを追うごとに劣化していった。

本研究では、我々の過去の報告において、 $\text{TiO}_x$  系 ReRAM に  $\text{SiO}_x$  を挿入する

ことで動作サイクルの向上が見られたことから、電極/抵抗変化層界面に  $\text{SiO}_x$  層を挿入することで、酸素ガスの流出を防ぎ、サイクルごとの劣化を抑制するとともに、安定性の向上を目的とした。

本デバイスにおける薄膜作成プロセスについて説明する。まず、アセトン・IPA で Si 基板を超音波洗浄し、酸素プラズマでクリーニング。その後、電子ビーム蒸着装置を用いて Ti を 5 nm 蒸着した。その後、RF マグネトロンスパッタ装置を用いて W を 50 nm,  $\text{SiO}_x$  を 10 nm 蒸着し、電子ビーム蒸着装置を用いて Ti を 5 nm 蒸着した。その後、酸素雰囲気、 $100^\circ\text{C}$  で 50 分のアニール処理を施した。アニール後、再度 RF マグネトロンスパッタ装置を用いて  $\text{SiO}_x$  を 10 nm 蒸着した。その後、同条件のアニール処理を施した。最後に、RF マグネトロンスパッタ装置を用いて W を 50 nm 蒸着した。これを銅板と下部電極を銀ペーストで繋ぎ、 $I$ - $V$ 測定を行った。計 109 の条件探索を行った。

W/ $\text{TiO}_x$ /W 構造の ReRAM の上部・下部及び両電極/抵抗変化層界面に  $\text{SiO}_x$  層を挿入した時の電気特性を評価した。両電極/抵抗変化層界面に  $\text{SiO}_x$  層を挿入した W/ $\text{SiO}_x$ / $\text{TiO}_x$ / $\text{SiO}_x$ /W を評価した結果、 $\text{SiO}_x$  層が 15 nm でアニール条件が  $300^\circ\text{C}$ , 30 分のとき、7 サイクルの動作が得られた。  $\text{TiO}_x$  単層の時と比較して抵抗比の向上と Set 電圧の増加とサイクル数の向上が得られた。上部電極/抵抗変化層海面に  $\text{SiO}_x$  層を挿入した W/ $\text{SiO}_x$ / $\text{TiO}_x$ /W を評価した結果、 $\text{SiO}_x$  層が 10 nm でアニール条件が  $400^\circ\text{C}$ , 20 分のとき、6 サイクルの動作が得られた。下部電極/抵抗変化層界面に  $\text{SiO}_x$  層を挿入した W/ $\text{TiO}_x$ / $\text{SiO}_x$ /W を評価した結果、安定したサイクルは得られなかった。

次に、 $\text{TiO}_x$  の膜厚が及ぼす電気特性への影響を調査した。 $\text{TiO}_x$  層の膜厚を 5 nm, 10 nm, 15 nm, 20 nm, 25 nm でそれぞれ評価した。5 nm の場合、 $\text{SiO}_x$  層が 10 nm でアニール条件が  $100^\circ\text{C}$ , 50 分のとき、93 サイクルの動作を得られた。70 サイクルまではばらつきが見られず安定性が見られたが、70 サイクル以降はばらつきが生じ不安定であった。10 nm の場合、 $\text{SiO}_x$  層が 10 nm でアニール条件が  $200^\circ\text{C}$ , 60 分のとき、111 サイクルの動作を得られた。ところどころ、

ばらつきが見られるが全体的何安定背が見られた。しかし、111 サイクル以降はばらつきが生じ不安定であった。15 nm の場合、 $\text{SiO}_x$ 層が 15 nm でアニール条件が  $200^\circ\text{C}$ 、50 分のとき、20 サイクルの動作を得られた。Set 電圧にばらつきが見られ、他の膜厚と比較して電圧が高くなっていた。20 nm の場合、 $\text{SiO}_x$ 層が 15 nm でアニール条件が  $300^\circ\text{C}$ 、10 分のとき、159 サイクルの動作を得られた。大半がショットキー障壁による動作であった。結果、高抵抗状態の抵抗値の上昇、リーク電流の減少、サイクル数の増加、安定性の向上が見られた。

次に、電極依存性を調査した。抵抗変化層を  $\text{SiO}_x/\text{TiO}_x/\text{SiO}_x$  の構造を基本に W 電極と Pt 電極の ReRAM 特性を確認した。W 電極の場合セット電圧は -1.4 V、抵抗値の On/OFF 比は 20~50 程度であり、サイクル数は 93 サイクルであった。Pt 電極の場合セット電圧は -1.2 V、抵抗値の On/OFF 比は 2.5~4.0 程度であり、サイクル数は 10 サイクルであった。このことから、抵抗変化層を  $\text{SiO}_x/\text{TiO}_x/\text{SiO}_x$  の構造とした ReRAM デバイスにおいて、貴金属電極よりも優れた性能を示した。

最後に、ニューラルネットワークにおける ReRAM 挙動の不安定性を用いたシナプス荷重のランダム性の評価を行った。Set 電圧に分散が見られたため、閾値電圧を任意の電圧にすることで Set を起こす確率を操作できることから、NN のシナプスの荷重に利用できることが判明した。

本論文は全 7 章から構成され、以下に各章の概要を端的にまとめる。

第 1 章は本論文の序論とし、本研究の目的を述べた。

第 2 章は薄膜の作製方法、測定方法を述べた。

第 3 章は  $\text{SiO}_x$  を挿入した影響の調査を評価した。

第 4 章は  $\text{TiO}_x$  の膜厚が及ぼす電気特性の評価を行った。

第 5 章は電極の依存性の調査を行った。

第 6 章は NN への応用について評価した。

第 7 章は本論文の結論とした。

## 目次

<b>第1章 緒言</b> . . . . .	<b>1</b>
1.1 研究の背景 . . . . .	1
1.2 次世代型不揮発性メモリ . . . . .	1
1.2.1 強誘電体メモリ (FeRAM) . . . . .	1
1.2.2 磁気抵抗メモリ (MRAM) . . . . .	2
1.2.3 相変化メモリ (PRAM) . . . . .	2
1.2.4 抵抗変化メモリ (ReRAM) . . . . .	2
1.2.5 各種メモリとの比較 . . . . .	3
1.3 ReRAMの種類と動作機構 . . . . .	4
1.4 バイポーラ型 ReRAM の利点 . . . . .	7
1.5 従来型 ReRAM の問題点と解決法 . . . . .	7
1.5.1 電極材料の問題点 . . . . .	7
1.5.2 抵抗変化層の問題点 . . . . .	8
1.5.3 解決法と先行研究 . . . . .	8
1.6 研究目的 . . . . .	9
<b>第2章 ReRAM の作製と評価</b> . . . . .	<b>10</b>
2.1 ReRAM の作製の概要 . . . . .	10
2.2 基板クリーニング . . . . .	14
2.2.1 超音波洗浄 . . . . .	14
2.2.2 有機物除去 . . . . .	15
2.2.3 コンパクトエッチャーの動作原理 . . . . .	16
2.2.4 クリーニング条件 . . . . .	17
2.3 膜厚測定法 . . . . .	17
2.4 接着層,抵抗変化層の成膜 . . . . .	18
2.4.1 電子ビーム蒸着装置の動作原理 . . . . .	18



2.4.2	電子ビーム蒸着装置での成膜条件	19
2.5	電極,酸素リザーバー層の成膜	20
2.5.1	RF マグネトロンスパッタリング装置の動作原理	20
2.5.2	RF マグネトロンスパッタリング装置での成膜条件	21
2.6	アニーリング	22
2.7	測定方法	22
<b>第 3 章</b>	<b>SiO<sub>x</sub>層挿入効果</b>	<b>24</b>
3.1	電極/抵抗変化層界面の SiO <sub>x</sub> 層挿入効果	24
3.2	上部電極/抵抗変化層界面の SiO <sub>x</sub> 層挿入効果	26
3.3	下部電極/抵抗変化層界面の SiO <sub>x</sub> 層挿入効果	27
3.4	考察	29
3.4.1	電極/抵抗変化層界面の SiO <sub>x</sub> 層挿入効果	29
3.4.2	上部電極/抵抗変化層界面の SiO <sub>x</sub> 層挿入効果	29
3.4.3	下部電極/抵抗変化層界面の SiO <sub>x</sub> 層挿入効果	30
3.5	動作メカニズム	31
<b>第 4 章</b>	<b>TiO<sub>x</sub>層の膜厚依存における電気特性評価</b>	<b>33</b>
4.1	TiO <sub>x</sub> 層の膜厚依存性	33
4.1.1	TiO <sub>x</sub> (5nm)	33
4.1.2	TiO <sub>x</sub> (10nm)	35
4.1.3	TiO <sub>x</sub> (15nm)	38
4.1.4	TiO <sub>x</sub> (20nm)	40
4.2	考察	42
4.3	動作メカニズム	42
<b>第 5 章</b>	<b>電極依存性</b>	<b>45</b>
5.1	Pt 電極 ReRAM の電気特性	45
5.2	W 電極 ReRAM との比較	47
5.3	考察	48

第6章 ニューラルネットワーク	49
6.1 ニューラルネットワーク(NN)	49
6.2 ReRAM をシナプスに用いた NN	50
6.3 挙動の不安定性を用いたシナプス荷重のランダム性の評価	51
第7章 結論	53
7.1 SiO <sub>x</sub> 層挿入効果	53
7.2 TiO <sub>x</sub> 層の膜厚依存における電気特性評価	53
7.3 電極依存性	53
7.4 最適な条件	53
7.5 NN	54
7.6 課題と今後の展望	54
参考文献	55
謝辞	59

## 第1章 緒言

### 1.1 研究の背景

近年、不揮発性メモリは我々の生活の中でなくてはならない存在となっている。例えば、公共交通機関を使用する際に用いられる非接触の定期券、ICカードには強誘電体メモリなどが用いられており、スマートフォン、USBメモリには大容量のフラッシュメモリが用いられている。これらほとんどすべてのニーズに应运ってきたのが、フラッシュメモリに代表される MOS 型の不揮発性メモリである。

一方で、情報社会の発展による情報量の増加に伴い、占有面積、データの書き換えや読み出しにかかる電力の増加、そしてデータにアクセスするために必要となる時間が課題となっている。このような課題を踏まえ、高速かつ低消費電力で微細化可能な不揮発性メモリの開発が盛んにおこなわれている。その代表格として強誘電体メモリ (FeRAM)、相変化メモリ (PRAM)、磁気抵抗メモリ (MRAM)、抵抗変化メモリ (ReRAM) といった次世代型不揮発性メモリの研究が進められている。

### 1.2 次世代型不揮発性メモリ

ここでは、FeRAM、PRAM、MRAM、そして ReRAM について説明し、それぞれ比較していく。

#### 1.2.1 強誘電体メモリ (FeRAM)

強誘電体の外部から電界を加えることで発生した分極が、電解を取り去ったあとでも残る性質を利用して開発されたものが FeRAM (Ferroelectrics Random Access Memory) である。高速でデータを書き込むことができ、書き換え電圧が低く、また書き換え回数も多い。しかし Pt や Ir などの微細化に不向きな電極材料を必要とするため大容量化には不向きである。FeRAM は IC カードや電子タグに使用されることが多い [1,2]。

### 1.2.2 磁気抵抗メモリ(MRAM)

MRAM(Magneto resistive RAM)は磁気トンネル接合(MTJ)の時期の方向を平行(P)状態から反平行(AP)状態へ、あるいはその逆へ変更することで動作する。MRAM は書き込みに磁気反転という材料劣化を伴わない現象を利用するため Endurance は無制限であり、高速な読み書きも可能である。しかし微細化に伴い書き込み電流の増加が問題とされている。大容量化には磁気書き込みによらないスピン注入書き込み方式を用いたスピン RAM の研究が盛んに行われている [3,4].

### 1.2.3 相変化メモリ(PRAM)

PRAM (Phase change RAM) CD-RW 等の光学記録ディスクと同様に物質の相変化を利用して記憶を行う。PRAM ではジュール熱による相変化で書き込み、結晶状態の違いによる電気抵抗により読出しを行う。微細化のより相変化に必要なジュール熱が小さくなるため高集積性に優れ、大容量化が可能とされている、しかし、書き換え時に進行する組成偏析により耐久性が制限されている点に課題がある [5].

### 1.2.4 抵抗変化メモリ(ReRAM)

絶縁体である酸化物が突然スイッチングを起こし、導電状態に移行するという現象は 40 年以上前から知らされている。このような抵抗性スイッチング現象に関する現象の報告は 1960 年代に遡る [6]。デバイスの構造は金属酸化物を金属電極で挟んだだけのものであり、MIM(Metal-Insulator-Metal)構造と呼ばれるものであった。初期の抵抗スイッチングの観測はメモリ要素として十分強固なものではなく、それらの報告は科学的研究にとどまっていた。抵抗スイッチングに関する最近の関心の高まりは、1996 年代後半に始まり、最初は  $\text{SfTiO}_3$  や  $\text{SrZrO}_3$  [7] などの複合金属酸化物、後に  $\text{NiO}$  や  $\text{TiO}_2$  などの二元金属酸化物についてであった。そして 2004 年にサムスンが国際電子デバイス会議 (IEDM) で、

従来の 0.18 μm 相補型金属酸化膜半導体 (CMOS) と一体化した 1 トランジスタ 1 抵抗 (1T1R) 構造の NiO メモリセルを論文発表して以来, 研究活動が活発化し始めた. この論文では, データ保持, 耐久性, プログラミング特性など, より完全なメモリ技術志向のデータが含まれており, 抵抗変化方式によるメモリ技術が実現可能であることが示唆された.

RRAM に期待されるのは, CMOS チップの MOSFET (Metal Oxide-Semiconductor Field Effect Transistor) のソース・ドレインへのコンタクトビア上またはコンタクトビア内に作製できる, 従来の CMOS 製造環境に適合した材料セットとプロセス温度を用いて, 簡単な方法で従来の CMOS に統合できるメモリ技術になることである.

### 1.2.5 各種メモリとの比較

表 1-1 に各種メモリの比較を示す[8].

表 1-1 各種次世代型不揮発性メモリの特性比較





機能	MRAM	PRAM	FeRAM	ReRAM
セル構造				
面積( $F^2$ )	14~40	2~8	12~25	2~8
動作速度	500 ps	150 ns	20 ns	300 ps
不揮発性	◎	◎	◎	◎
書換回数	$>10^{15}$	$10^{12}$	$>10^{15}$	$10^{12}$
用途例	・SRAM代替	・Flash代替	・DRAM代替	・Flash代替 ・SCM

表 1-1 から、ReRAM は他の次世代型不揮発性メモリと比べ動作速度、占有面積の小ささという点で優れている。尚、書き込み可能回数の少なさやデータ保持性の低さが指摘されているが、新たな材料や構造でこの問題が解決される可能性は高いとされている[9]。よって、ReRAM は他の次世代型不揮発性メモリと比べて極めて高いポテンシャルを示しているといえる。

### 1.3 ReRAM の種類と動作機構

ReRAM はパルス電圧を印加することで素子が高抵抗状態(High Resistance State : HRS)と低抵抗状態(Low Resistance State : LRS)の二つの状態を可逆的に推移し、それぞれの状態に「0」「1」に対応させることで機能する。HRS から LRS へ推移することを“Set”，LRS から HRS へ推移することを”Reset”と呼ぶ。

ReRAM は一般的に 2 つの観点に分類される。一つの観点は電圧印加の特性であり、Set と Reset に必要な電圧パルスの極性が正負いずれのみで可能であるユニポーラ型と互いに異なるバイポーラ型が存在する。

もう一つの観点は動作領域の局所性あり、素子の一部のみが抵抗変化に寄与する界面型と全体で抵抗変化が起きるフィラメント型に分類される。フィラメント型には初期動作として疑似絶縁破壊に類似した“フォーミング”と呼ばれる低抵抗化の動作が必要になる。界面型に関しては、逆に初期動作に高抵抗動作が必要な場合があり、この操作もフォーミングと呼ばれている。

ユニポーラ型のスイッチング特性の一部は熱溶解モデル[10]で、バイポーラ型のスイッチング特性の一部はイオンマイグレーションモデル[11]で説明されている。しかし、これらのモデルでは、すべての実験的観測を説明できるような 2 つのスイッチングモードの完全な物理的記述はまだ不完全なものである。様々な材料評価技術による実験的観察から、バイポーラ型とユニポーラ型の両方において、酸素欠損領域内の酸素移動による、酸素空孔の勾配によるものが数多くの報告からわかっている。図 1-1 に理想的な I-V 特性、図 1-2 にフ

フィラメント型の抵抗変化動作の模式図を示す。




図 1-1 バイポーラ型 ReRAM の理想的な I-V 特性




図 1-2 バイポーラ型 ReRAM のフィラメント型抵抗変化動作モデルの模式図  
 a)初期状態, b)フォーミング時, c)Reset 動作時, d)Set 動作時

金属酸化物によって構成される抵抗変化層は非常に高い抵抗値を持つ。これを抵抗変化させるために電圧印加でソフトブレイクダウンを起こし、図 1-2 b)に示すような酸素欠損領域を形成する必要がある。これは前述した“フォーミング”と呼ばれ、通常の動作電圧より高出圧をかける必要がある。フォーミング後は酸素空孔で構成される電流パスが残る。この領域は一般的に導電性フィラメント (Conductive Filament : CF) と呼ばれている。CF 形成後、負電圧を印加することで上部電極内に存在する酸素イオンが CF の酸素欠陥内へと移動し、CF が断裂することで Reset が起きる。その後、正電圧を印加することで酸素イオンが上部電極へと移動し、CF が形成されることで Set が起きる。この時 CF の周囲は金属酸化物の絶縁体であるため、電流は CF 部に集中しジュール熱が発生するのジュール熱と電解にアシストされ導電性フィラメント内の酸素イオンは移動



しやすくなっている。

#### 1.4 バイポーラ型 ReRAM の利点

バイポーラ型は、ユニポーラ型と比較して ns 以下の高速動作が利点としてあげられる[12]。またユニポーラ型 ReRAM は Reset 動作と Set 動作が同じ極性の電圧を用いて行われる特徴があり、ここで挙げる Set 動作では Reset 動作と比べ絶対値の大きい電圧を印加することでセット動作を行う特徴を持つ。対してバイポーラ型 ReRAM は異なる極性のパルスを印加することで Set・Reset 動作を行うため Set 動作時に大きな電圧を必要としない。また、抵抗値を読み出す際にも Set・Reset 電圧よりも小さな電圧を印加し素子に流れる電流を検出する。このため、バイポーラ型 ReRAM は消費電力と動作速度の観点からユニポーラ型に対して有利であることが分かる。

#### 1.5 従来型 ReRAM の問題点と解決法

ここでは、従来の ReRAM における電極、抵抗変化層それぞれの問題点とその解決策及び先行研究について述べる。

##### 1.5.1 電極材料の問題点

ReRAM はシンプルな構造であるが、電極に酸化物を形成しない Pt などの貴金属を用いることがほとんどである。しかしながら、電極付近に存在する酸素イオンがガスを形成することにより、電極を破損させてしまうことが報告されている[13]。図 1-3 に示すように、負バイアスのかかった下部電極から  $\text{TiO}_2$  膜が局所的にリフトアップしていることがわかる。また、上部電極を陽極とした場合、生成した酸素が上部電極を通過して空気中に放出され、この場合、上部電極は  $\text{TiO}_2$  層ではなく、通常破損する。このような問題は、電子回路への応用において深刻である。同様の研究において、フォーミングプロセスによる酸素の発生は Yang とその共同研究者によって実験的に証明されており[14]、彼らは SEM 画像を通

して Pt/TiO<sub>2</sub> 接合におけるガスバブルを観察している。上部電極に負の電圧をかけると、負に帯電した酸素イオン(O<sup>2-</sup>) が正にバイアスされた下部電極に向かってドリフトし、O<sub>2</sub> ガス分子に変換される [14]。その結果、下部電極の界面に大量の酸素空孔が生成された[15]。同様に、上部電極に正電圧を印加すると、上部電極接合部にガスバブルが発生した。




図 1-3 電圧印加時のフォーミングによる酸素ガス発生の影響[13]

### 1.5.2 抵抗変化層の問題点

従来の ReRAM 抵抗変化層では HfO<sub>2</sub> や ZrO<sub>2</sub> が多く用いられているが、HfO<sub>2</sub> ではコストに加え動作不安定性が指摘されており [16]、ZrO<sub>2</sub> では高動作電圧であるということが課題として挙げられている [17]。

### 1.5.3 解決法と先行研究

これらの問題点に対し、他の研究者たちは代替金属を用いる方法 [18] や電極/抵抗変化層界面に酸素リザーバー層を挿入することで、電極への酸素イオンの流出を抑制する方法を取ってきた [19]。

我々の過去の報告では、W を上部及び下部電極、TiO<sub>x</sub> を抵抗変化層とした、W/TiO<sub>x</sub>/W 構造の ReRAM デバイスを製作することで、低コスト化と酸素ガス脱離による特性劣化の抑制を図った。しかしながら、サイクル中に電極層内に酸

素イオンが吸着，残存することで ReRAM の特性がサイクルを追うごとに劣化してしまうため，この改善が課題であった[20].

## 1.6 研究目的

我々の過去の研究において，電極/抵抗変化層界面に  $\text{SiO}_x$  層を挿入することで動作改善が見られたことから[21]，本研究では， $\text{W}/\text{TiO}_x/\text{W}$  構造の ReRAM の電極/抵抗変化層界面に  $\text{SiO}_x$  層を挿入することで，酸素ガスの流出を防ぎ，サイクルごとの劣化を抑制することを目的とした.

## 第2章 ReRAMの作製と評価

### 2.1 ReRAM作製の概要

本デバイスの作製プロセスを説明する。本研究で使用した Si 基板は、ダイシングソーを用いてあらかじめ 15 mm×15 mm にカットしたものを使用した。

抵抗変化層の Ti には均一かつ緻密に膜厚を制御できる電子ビーム蒸着装置、酸素リザーバー層の SiO<sub>x</sub> には還元が起きにくい RF マグネトロンスパッタリング装置を使用した。

抵抗変化層において TiO<sub>2</sub> ターゲットにて電子ビーム蒸着装置を使用した場合、成膜中に還元し蒸着した膜は Ti に近く、ターゲットも還元されてしまい、同条件の成膜が難しくなるため、Ti を成膜しその後アニール処理を施すことで TiO<sub>x</sub> とした。

#### ① 基盤洗浄および接着層の蒸着

本研究では、SiO<sub>2</sub> 1 μm 付の Si 基板を使用した。その基板を超音波洗浄し、コンパクトエッチャーで酸素プラズマによるクリーニングを行った。その後、電子ビーム蒸着装置を用いて接着層の Ti を 5 nm 蒸着した。

#### ② 下部電極の蒸着

Ti を蒸着させた基板に、RF マグネトロンスパッタ装置を用いて下部電極の W を 50 nm 蒸着した。

#### ③ 下部酸素リザーバー層と抵抗変化層の蒸着

W を蒸着させた基板に、隅を隠すようにステンレスマスクで覆い、RF マグネトロンスパッタ装置を用いて下部酸素リザーバー層の SiO<sub>x</sub> を 15 nm、電子ビーム蒸着装置を用いて抵抗変化層の Ti を 25 nm 蒸着した。ステンレスマスク装着時のイメージ図を図 2-1、Ti を蒸着後のイメージ図を図 2-2 に示す。



図 2-1 ステンレスマスク蒸着イメージ図




図 2-2 抵抗変化層蒸着時のイメージ図

a) 基板を上から見た場合, b)基板の断面

#### ④ 抵抗変化層のアニール

卓上型ランプ加熱装置を用いてアニールを施した。ガスは  $O_2$  を使用し酸素雰囲気下で行い、温度は  $300\text{ }^\circ\text{C}$  の条件下で行った。5 分間かけて  $300\text{ }^\circ\text{C}$  に到達す

るようプログラムし、30分のアニール処理を施した。その後3分間かけて室温に戻るよう温度下降を行った。これにより、酸素雰囲気下でアニール処理を施すことにより抵抗変化層のTiを酸化させた。Tiの酸化物は $\text{TiO}_2$ であるが、金属Tiからの熱加工により作製しているため本実験では $\text{TiO}_x$ と表記する。

#### ⑤ 上部酸素リザーバー層の蒸着

アニール後の基板を再度RFマグネトロンスパッタ装置を用いて $\text{SiO}_x$ を15nm蒸着した。その後、アニール処理を行った。この時のアニール条件は前述と同様の条件で行った。

#### ⑥ 上部電極の蒸着

最後に、これまで製作した素子をRFマグネトロンスパッタ装置にてシャドウマスクを用いてWを蒸着した。シャドウマスクにより $0.4\text{ mm} \times 0.4\text{ mm}$ のサイズで30点ほど蒸着される。シャドウマスクの写真を図2-3、以上により作製したReRAMの断面構造を図2-4に示す。




図 2-3 シャドウマスク




図 2-4 作製した ReRAM デバイスの断面構造

⑦ 測定

測定を行うため基板に銅板を銀ペーストで接着し図 2-5 のようなデバイスを作製した。このデバイスを半導体パラメータアナライザにて電気特性を評価した。




図 2-5 ReRAM デバイス概要図

## 2.2 基板クリーニング

使用基板である  $\text{SiO}_2$  1  $\mu\text{m}$  付 Si 基板には様々なごみや埃が付着している。そのため洗浄を行わなければ膜が平坦でなくなる，または膜が連続膜でなくなるといった問題が発生し特性に影響を及ぼす。このことから，本研究では超音波洗浄と酸素プラズマクリーニングの工程を経た。

### 2.2.1 超音波洗浄

本研究で使用した基板は基板上保護のためレジストと呼ばれる薬品が付着している。このレジストと埃を除去するため Aceton に基板を浸し，図 2-6 に示す超音波洗浄機に 10 分かけることでレジストと埃を除去し，Isopropyl Alcohol(IPA)に浸し再度 10 分超音波洗浄機にかけることで基板に付着している Aceton を除去する。



図 2-6 超音波洗浄機



### 2.2.2 有機物除去

前項にて埃などの除去を行うために超音波洗浄機にかけたが，すべての有機物のごみを除去できない．この有機物は膜に対して大きな影響を及ぼし，図 2-7 のに示すようなピンホールができてしまい，アニール処理中の熱で肥大化してしまい連続膜でなくなってしまう．本研究では図 2-8 に示すコンパクトエッチャーを用いて酸素プラズマを起こし有機物を除去した．




図 2-7 薄膜比較 a)処理前 b)処理後



図 2-8 コンパクトエッチャー

### 2.2.3 コンパクトエッチャーの動作原理

コンパクトエッチャーの動作原理は、図 2-9 に示すように真空中に特定のガスを入れることで雰囲気をつくり、そこに電気エネルギーを加えることでプラズマを発生させ、基板に衝突またはエッチングすることができる。




図 2-9 コンパクトエッチャーの動作原理

#### 2.2.4 クリーニング条件

コンパクトエッチャーは反応性イオンエッチングの 1 種なため電気エネルギーや圧力を高くしてしまうと基板上の  $\text{SiO}_2$  及び  $\text{Si}$  をエッチングしてしまう。また、酸素ガスの流量を高く設定すると基板がその勢いで吹き飛ばされてしまう。そのため、適切な条件設定が必要である。

これらのことから、我々はクリーニング条件を RF 電力 100 W, 圧力 20 Pa, クリーニング時間 5 分とした。

### 2.3 膜厚測定法

ReRAM は、薄膜で構成されていることから抵抗変化層において数 nm の膜厚の差でも特性が変わることが確認されている。よって、膜厚測定は必要不可欠である。

このことから、我々は膜厚測定機として図 2-10 に示す触針式段差計を使用した。



図 2-10 触針式段差計(DekTak)

そして、成膜時に膜厚測定用の基板も同時成膜することで試料間の膜厚の誤差を最小限に留めた。本研究では、成膜後の W,  $\text{SiO}_x$ , Ti にて膜厚測定を行った。

## 2.4 接着層，抵抗変化層の成膜

基板の  $\text{SiO}_2$  層と下部電極の W との密着性が悪く，熱処理の際に空気の膨張によるデバイスの破損を確認した。よって， $\text{SiO}_2$  層と下部電極の W の間に Ti を挟むことで W を基板とより密着させ，この問題を解決した。

本研究では，接着層と抵抗変化層の成膜は電子ビーム蒸着装置で行った。

### 2.4.1 電子ビーム蒸着装置の動作原理

電子ビーム蒸着装置は，電子銃より電子ビームをターゲットに照射しターゲットを蒸発させて基板へ成膜している。

電子ビーム発生 の原理としては W 製のフィラメントを加熱することにより熱電子放出が行われる。放出された電子は引き出し電極を用いて，るつぼに照射す

る.電子ビームは磁界を用いることにより制御を行っている. フィラメントには電流が数十 A, 電圧は数 kV 印加されている. りつぼ側は接地されているためにフィラメントとるつぼ部分の電位差により電子ビームによる電流が流れる. ビームを偏向させることによりターゲットを加熱する際にムラがないようにすることが可能となる. これは一点だけを加熱するとターゲットが入っているるつぼの底は冷却水が通っているために, 加熱箇所と非加熱箇所温度勾配が大きくなるためにターゲットが割れてしまうなどのことが起きないようにするためである. 図 2-11 に電子ビーム蒸着装置の概略図示す.




図 2-11 電子ビーム蒸着装置概略図

#### 2.4.2 電子ビーム蒸着装置の成膜条件

電子ビーム蒸着装置はエミッション電流, 変更可能でありその条件により成膜レートが変動する. 本研究では, 図 2-12 に示す電子ビーム蒸着装置を用いて成膜圧力  $1.5 \times 10^{-3}$  Pa, エミッション電流で制御を行い成膜レート 0.01 nm/s で 5 nm 蒸着した.



図 2-12 電子ビーム蒸着装置

## 2.5 電極、酸素リザーバー層の成膜

上部及び下部電極・酸素リザーバー層の成膜は RF マグネトロンスパッタ装置で行った。

### 2.5.1 RF マグネトロンスパッタリング装置の動作原理

RF マグネトロンスパッタ装置とは、真空中を不活性ガス(主に Ar)で導入しターゲット(プレート状の成膜材料)にマイナスの電圧を印加してグロー放電を発生させ、不活性ガス原子をイオン化し、高速でターゲットの表面にガスイオンを衝突させて激しく叩き、図 2-13 に示すようにターゲットを構成する成膜材料の粒子(原子・分子)を激しく弾き出し、勢いよく基板の表面に付着・堆積させ、薄膜を形成する成膜装置の一種である。




図 2-13 スパッタ原子の放出

本実験では図 2-14 に示すような RF マグネトロンスパッタ装置を用いた。




図 2-14 RF マグネトロンスパッタ装置

### 2.5.2 RF マグネトロンスパッタリング装置での成膜条件

本研究で用いた RF マグネトロンスパッタ装置では成膜圧力，RF 電力，成膜

時間を設定可能であり、これらの条件で膜厚、膜質が変わることが考えられるためこれらの設定は厳密に決定する必要がある。各成膜材料で設定した成膜条件を表 2-1 に示す。

表 2-1 W, SiO<sub>x</sub> の成膜条件

ターゲット材料	成膜圧力 [Pa]	RF 電力 [W]	成膜時間 [s]	膜厚 [nm]
W	0.5	100	145	50
SiO <sub>2</sub>	0.5	70	100	10

## 2.6 アニールング

本研究ではアニール時の温度と時間を変更することで最適な条件を探索した。アニール条件は、アニール温度を 100 °C, 200 °C, 300 °C と変更し、アニール時間を各温度で 10 分ごとに 1 時間まで変更した。

## 2.7 測定方法

作製した ReRAM デバイスは、電圧サイクル 0 V → -5 V → 5 V → 0 V の順に電圧掃引を行い、二端子法により測定した。また、Si 基板上的自然酸化膜が測定に影響を及ぼさないようにするため、基板を銅板に貼り付け、露出した W 部分に銀ペーストを塗りそれを測定台に設置した。使用した *I-V* プロバと半導体パラメータアナライザを図 2-15 に示す。



a)



b)



図 2-15 a)  $I$ - $V$ プローバ, b) 半導体パラメータアナライザ

### 第3章 SiO<sub>x</sub>層挿入効果

この章では SiO<sub>x</sub>層の挿入する位置に注目し、下部電極/抵抗変化層界面、上部電極/抵抗変化層界面、両電極と抵抗変化層界面に挿入した電気特性の調査した。その結果から動作メカニズム及び SiO<sub>x</sub>層の挿入した位置による役割を考察する。すべてのデバイスにおいて、フォーミング電圧はかけず十数サイクルかけることで動作を確認した。

#### 3.1 電極/抵抗変化層界面の SiO<sub>x</sub>層挿入効果

電極/抵抗変化層界面に SiO<sub>x</sub>層を挿入したデバイスの電気特性を評価した。デバイスの構造は、図 3-1 に示す W(50 nm)/SiO<sub>x</sub>(15 nm)/TiO<sub>x</sub>(25 nm)/SiO<sub>x</sub>(15 nm)/W(50 nm)である。TiO<sub>x</sub>層及び SiO<sub>x</sub>のアニール条件が 300 °C, 30 分の ReRAM を評価した。I-V特性を図 3-2 に示す。




図 3-1 電極/抵抗変化層界面に SiO<sub>x</sub>層を挿入したデバイス構造




図 3-2  $\text{SiO}_x/\text{TiO}_x/\text{SiO}_x$  の  $I$ - $V$ 特性  
 a)典型的な  $I$ - $V$ 特性, b)各サイクルの比較

図 3-2 a)の黒線に電極/抵抗変化層界面に  $\text{SiO}_x$ 層を挿入したデバイス, 赤線に  $\text{TiO}_x$ 単層のデバイスの  $I$ - $V$ 特性を示す. 図 3-2 a)の黒線において, 動作は高抵抗状態で始まり,  $-2.6 \text{ V}$  付近で Set が起き, 低抵抗状態となった. しかしながら, Set 後はショットキー障壁による挙動を示した. このため, 正電圧下での Reset 動作は起きず, Set 挙動が  $1.7 \text{ V}$  付近で起き, 正電圧を印加し続けると絶縁状態に戻った. また, 計 7 サイクル得られた.

単層と  $\text{SiO}_x$ 層を挿入したものを比較すると, Set 電圧は  $-0.576 \text{ V}$  から  $-2.62 \text{ V}$  に増加しており, 抵抗比は 5 から 75 と向上した. 単層のサイクル数は 2 サイクルであったため, サイクル数の上昇も確認できた.

図 3-2 b)よりサイクル数を追うごとに抵抗比の劣化を確認できた. また, サイクルを追うごとに Set 電圧が低下していくのが確認できた.

### 3.2 上部電極/抵抗変化層界面の SiO<sub>x</sub>層挿入効果

3.1 で電極/抵抗変化層界面に SiO<sub>x</sub>層を挿入することで特性向上を確認できた。ここでは、上部 SiO<sub>x</sub>層の役割を調査するために、上部電極/抵抗変化層界面のみに SiO<sub>x</sub>層を挿入したデバイスの電気特性を評価した。デバイスの構造は、図 3-3 に示す W(50 nm)/SiO<sub>x</sub>(10 nm)/TiO<sub>x</sub>(25 nm)/W(50 nm)である。TiO<sub>x</sub>層及び SiO<sub>x</sub>のアニール条件が 400 °C、20 分の ReRAM を評価した。I-V特性を図 3-4 に示す。




図 3-3 上部電極/抵抗変化層界面に SiO<sub>x</sub>層を挿入したデバイス構造




図 3-4 上部電極/抵抗変化層界面に  $\text{SiO}_x$  層を挿入したデバイスの  $I$ - $V$ 特性

a) 典型的な  $I$ - $V$ 特性, b) 各サイクルの比較

図 3-4 a)において動作は、高抵抗状態で始まり、-3.7 V 付近で Set が起き、低抵抗状態となった。Set 後はショットキー障壁による挙動を示した。その後、正電圧下では高抵抗状態が続いた。また、計 6 サイクル得られた。

図 3-2 b)より Set 電圧は安定しており、負電圧印加時の挙動は一致していた。しかしながら、5・6 サイクル目では正電圧印加時に Set 挙動が起きている。

### 3.3 下部電極/抵抗変化層界面の $\text{SiO}_x$ 層挿入効果

ここでは、下部  $\text{SiO}_x$  層の役割を調査するために、下部電極/抵抗変化層界面のみに  $\text{SiO}_x$  層を挿入したデバイスの電気特性を評価した。デバイスの構造は、図 3-5 に示す  $\text{W}(50 \text{ nm})/\text{TiO}_x(25 \text{ nm})/\text{SiO}_x(15 \text{ nm})/\text{W}(50 \text{ nm})$  である。  $\text{TiO}_x$  層のアニール条件が  $400 \text{ }^\circ\text{C}$ 、20 分の ReRAM を評価した。  $I$ - $V$ 特性を図 3-6 に示す。




図 3-5 下部電極/抵抗変化層界面に  $\text{SiO}_x$  層を挿入したデバイス構造




図 3-6 下部電極/抵抗変化層界面に  $\text{SiO}_x$  層を挿入したデバイスの  $I$ - $V$ 特性

a) Reset を起こした時の  $I$ - $V$ 特性, b) Set を起こした時の  $I$ - $V$ 特性

下部電極/抵抗変化層界面  $\text{SiO}_x$  層を挿入した場合、挙動が不安定となりサイクルの連続性が見られず、同極性で Set・Reset 挙動がサイクルごとに変化していた。また、どちらも正電圧印加時には絶縁を起こさず比較的導通傾向にあった。

### 3.4 考察

#### 3.4.1 電極/抵抗変化層界面の $\text{SiO}_x$ 層挿入効果

Set 後のオーミック挙動にならなかった理由について考察する。負電圧を印加させ続けることによって酸素イオンが正電圧を印加している下部電極の方に寄せられ、 $\text{SiO}_x$  層の酸素イオンが  $\text{TiO}_x$  層へと入り、フィラメントの酸素空孔に入っていくため、 $\text{TiO}_x$  層と下部  $\text{SiO}_x$  層界面のフィラメントの一部が断裂されることによって完全なフィラメントでなくなったためだと考えられる。

Set 電圧及び抵抗値が上昇した理由について考察する。上部電極/上部  $\text{SiO}_x$  層界面に  $\text{SiO}_2$  層がアニールによって形成され、これによりリーク電流が減ったため高抵抗状態を維持しやすくなったためであると考えられる。

サイクル数が増加した理由について考察する。 $\text{TiO}_x$  層/上部  $\text{SiO}_x$  層間で酸素イオンの吸脱着が行われることで安定したフィラメント形成を行え、電極に酸素イオンが吸着するのを抑制できたため、抵抗変化層内の酸素イオンの量を一定に保ちやすくなったためだと考えられる [19]。

#### 3.4.2 上部電極/抵抗変化層界面の $\text{SiO}_x$ 層挿入効果

Set 動作メカニズムの概念図を図 3-7 に示す。




図 3-7 Set 動作メカニズムの概念図 a)初期状態, b)負電圧印加, c)Set 時

図 3-7 a)はサイクルをかけた後の初期状態である。SiO<sub>x</sub>層にはアニール処理を施しているため、薄いSiO<sub>2</sub>層が形成されていると考えられる。この状態から負電圧を印加すると図 3-7 b)のようにSiO<sub>2</sub>層から酸素イオンが下部電極の方へと移動しTiO<sub>x</sub>層の酸素空孔と結合し、図 3-7 c)のようなフィラメントが形成されることによって Set 動作が起きたと考えられる。そして、正電圧で Set 及び Reset が起きていないことから、上部 SiO<sub>x</sub>層は抵抗変化層の役割を果たし、TiO<sub>x</sub>層が酸素リザーバー層となっていると考えられる。これは、SiO<sub>2</sub>の自由ギブスエネルギーが-856.3 kJ/mol に対し TiO<sub>2</sub>の自由ギブスエネルギーは-888.8 kJ/molであることから SiO<sub>x</sub>の方がより自由ギブスエネルギーが低く酸化還元反応が起きやすいためだと考えられる [22]。

### 3.4.3 下部電極/抵抗変化層界面の SiO<sub>x</sub>層挿入効果

下部 SiO<sub>x</sub>層の役割について考察する。Set・Reset が不安定に起き、最後は導通していることから、十分な絶縁層が形成されておらず、これは酸素空孔が多くフィラメントが容易に形成されやすくなっているためだと考えらる。また、3.1で正電圧印加時に Reset 挙動を示していないため酸素イオンを供給していない



と考えられる。このことから全体の酸素空孔の量を均一化していると考えられる。

### 3.5 動作メカニズム

上記の考察から電極/抵抗変化層に  $\text{SiO}_x$  層を挿入したデバイスの動作メカニズムを考察する。動作メカニズムの概念図を図 3-8 に示す。




図 3-8 動作メカニズムの概念図

- a)初期状態, b)負電圧印加, c)Set 時, d)フィラメント断裂,  
e)正電圧印加時の Set, f)Set 後の正電圧印加

十数サイクルをかけた初期状態の図 3-8 a)から、負電圧を印加すると  $\text{SiO}_2$  層の酸素イオンが下部電極の方へと移動し、 $\text{TiO}_x$  層の酸素空孔に入ることで図 3-

8 c)のようにフィラメントがつながり Set が起きて低抵抗状態となる。Set 後電圧を印加し続けることで  $\text{TiO}_x$ 層/下部  $\text{SiO}_x$ 層界面の酸素空孔に酸素イオンが入り込み、図 3-8 d)のようにフィラメントが断裂し薄い  $\text{TiO}_2$ 層ができることでショットキー障壁の挙動になる。そこから、正電圧を印加することでフィラメントに入っていた酸素イオンが上部電極の方へと移動し、フィラメントが再び形成されることで Set が生じると考えられる。そして、正電圧を印加し続けることで再び  $\text{SiO}_2$ 層が形成され初期状態となる。以上を繰り返しが動作メカニズムだと考察する。

## 第4章 TiO<sub>x</sub>層の膜厚依存性における電気特性評価

### 4.1 TiO<sub>x</sub>層の膜厚依存性

この章では安定性、サイクル数の改善を行うため、TiO<sub>x</sub>層の膜厚に注目し、膜厚を 5 nm, 10 nm, 15 nm, 20 nm と変化させた時の電気特性を調査する。また、すべての膜厚においてフォーミングを必要とせず、十数サイクルをかけることで動作が行われた。

#### 4.1.1 TiO<sub>x</sub>(5 nm)

ここでは、W(50 nm)/SiO<sub>x</sub>(10 nm)/TiO<sub>x</sub>(5 nm) /SiO<sub>x</sub>(10 nm)/W(50 nm)構造、アニール条件が 100 °C、50 分の ReRAM を評価した。その際の  $I$ - $V$ 特性を図 4-1、サイクル毎の抵抗比を図 4-2、Set 電圧分布を図 4-3 に示す。




図 4-1 TiO<sub>x</sub>層が 5 nm の時の  $I$ - $V$ 特性

a) 典型的な動作, b)各サイクルの比較




図 4-2  $\text{TiO}_x$ 層が 5 nm の時のサイクル毎の抵抗比




図 4-3  $\text{TiO}_x$ 層が 5 nm の時の Set 電圧分布

図 4-1 a)において動作は、高抵抗状態で始まり、-1.4 V 付近で Set が起き、低抵抗状態となった。Set 後は比較的オーミック挙動を示したが、0 V 付近では絶縁状態に至ってしまった。その後、正電圧下ではショットキー障壁による挙動を示し、幅を得ながら 0 V に戻っていった。また、計 93 サイクル得られた。

図 4-1 b)より 1 サイクル目では大きな Set 挙動が見られたが、30 サイクル目では大きな Set 挙動は見られなかった。しかしながら、30 サイクル目に対し 60, 90 サイクル目では大きな Set 挙動が見て取れる。また、0 V へと戻っていく際に見られた挙動がオーミック挙動へと変化している。

図 4-2 より抵抗比は 20~50 であったが、70 サイクル以降は 2~8 となり劣化が見られた。これは図 4-3 でも Set 電圧の不安定な挙動を確認できた。平均 Set 電圧は-1.34 V であった。

#### 4.1.2 TiO<sub>x</sub>(10 nm)

ここでは、W(50 nm)/SiO<sub>x</sub>(10 nm)/TiO<sub>x</sub>(10 nm) /SiO<sub>x</sub>(10 nm)/W(50 nm)構造、アニール条件が 200 °C、60 分の ReRAM を評価した。その際の *I-V*特性を図 4-4、サイクル毎の抵抗比を図 4-5、Set 電圧分布を図 4-6 に示す。




図 4-4  $\text{TiO}_x$ 層が 10 nm の時の  $I$ - $V$ 特性

a) 典型的な動作, b)各サイクルの比較




図 4-5  $\text{TiO}_x$ 層が 10 nm の時のサイクル毎の抵抗比




図 4-6 TiO<sub>x</sub>層が 10 nm の時の Set 電圧分布

図 4-4 a)において動作は、5 nm 時と同様に高抵抗状態で始まり、-1.0 V 付近で Set が起き、低抵抗状態となった。Set 後はショットキー障壁による挙動を示したが、0 V 付近では絶縁状態に至ってしまった。その後、正電圧下ではショットキー障壁による挙動を示し、幅を得ながら 0 V に戻っていった。また、計 111 サイクル得られた。

図 4-4 b)より 1 サイクル目に比べ 30, 60 サイクル目は小さい電圧でより大きな Set 挙動をしていることが分かる。また、Set 後 1 サイクル目と同様に負電圧下で Reset 挙動を確認できた。60 サイクル目から 111 サイクル目にかけて動作が不安定となり Set 電圧は高くなり、抵抗比も小さくなっているのが分かる。

図 4-5 より抵抗比は 20~800 とばらつきが見られた。しかしながら、80 サイクル以降は低抵抗値が不安定となった。

図 4-6 よりところどころ Set 電圧が高くなっているところが見られるが、大半が-1.0 V 付近で動作しており安定していた 80 サイクル以降はばらつきが見られるようになった。しかしながら、また、平均 Set 電圧は-1.21 V であった。

#### 4.1.3 TiO<sub>x</sub>(15 nm)

ここでは、W(50 nm)/SiO<sub>x</sub>(10 nm)/TiO<sub>x</sub>(15 nm) /SiO<sub>x</sub>(10 nm)/W(50 nm) 構造、アニール条件が 200 °C、50 分の ReRAM を評価した。その際の *I-V*特性を図 4-7、サイクル毎の抵抗比を図 4-8、Set 電圧分布を図 4-9 に示す。




図 4-7 TiO<sub>x</sub>層が 15nm の時の *I-V*特性

a) 典型的な動作, b) 各サイクルの比較






図 4-8 TiO<sub>x</sub>層が 15 nm の時のサイクル毎の抵抗比




図 4-9 TiO<sub>x</sub>層が 15nm の時の Set 電圧分布

図 4-7 a)において動作は、5 nm 時と同様に高抵抗状態で始まり、-4.0 V 付近で Set が起き、低抵抗状態となった。Set 後は比較的オーミック挙動を示したが、0 V 付近では絶縁状態に至ってしまった。その後、正電圧下ではショットキー障壁による挙動を示し、幅を得ながら 0 V に戻っていった。また、計 20 サイクル得られた。

図 4-7 b)より安定性が乏しいことが見られ、図 4-9 から分かる通り、Set 電圧が不安定である。

図 4-8 より抵抗比は 2~26 と取れたが、その大半は一桁であった。

図 4-9 より Set 電圧にばらつきが見られ、他の膜厚と比較して電圧が高くなっている。

#### 4.1.4 TiO<sub>x</sub>(20 nm)

ここでは、W(50 nm)/SiO<sub>x</sub>(15 nm)/TiO<sub>x</sub>(20 nm) /SiO<sub>x</sub>(15 nm)/W(50 nm)構造、アニール条件が 300 °C、10 分の ReRAM を評価した。その際の *I-V*特性を図 4-10、サイクル毎の抵抗比を図 4-11 に示す。




図 4-10 TiO<sub>x</sub>層が 20 nm の時の *I-V*特性

a) 典型的な動作, b) 各サイクルの比較




図 4-11 TiO<sub>x</sub>層が 20 nm の時のサイクル毎の抵抗比

図 4-8 a)に示すように、他の膜厚と比べ挙動が変化し、大半のサイクルでは Set 挙動が見られなかった。動作は、低抵抗状態で始まり、その後-5 V で高抵抗状態となる挙動であった。その後、正電圧下ではショットキー障壁による挙動を示し、幅を得ながら 0 V に戻っていった。また、計 159 サイクル得られた。

図 4-8 b)より 90 サイクル目までは幅広いウィンドウが取れているが、120 サイクル以降は狭まっており、安定性も悪くなっている。

図 4-9 より Set 挙動を起こさないサイクルにおいて、高抵抗値は前後の電圧に流れる電流値との差が一定になり始める  $-2.0 \times 10^{-8}$  A とその時の電圧を基準とし、低抵抗値は、そのサイクルの平均の電流値とその電流値を取る最小の電圧を基準とした。抵抗比は 10~270 とばらつきが見られたが、120 サイクルまでは高

抵抗値，低抵抗値共に安定性が見られた．120 サイクル以降は，Set 挙動が起きたため高抵抗値，低抵抗値共に値が下がった．

## 4.2 考察

TiO<sub>x</sub> 層の膜厚を増加させたことで抵抗比の安定性の向上とサイクル数が増加した理由について考察する．膜厚が増すごとにアニール温度又はアニール時間が上がっていることから，抵抗変化層/上部電極界面に挿入した SiO<sub>x</sub> 層がより酸化することによって，余分な酸素空孔が減少する．よって，リーク電流が減り高抵抗状態が維持されやすくなることで抵抗比が安定したと考えられる．また，酸素イオンが増加していることで，電極に吸着されても高抵抗状態を維持するために必要な酸素イオンが存在することでサイクル数が増加したと考えられる．

TiO<sub>x</sub> 層が 20 nm の時サイクル挙動が変化した理由について考察する．他の膜厚の時のアニール条件は，100, 200 °C で 50 分，60 分と長時間のアニールしていたのに対して，20 nm 時は 300 °C，10 分と短時間のアニールであったため，上部電極と上部 SiO<sub>x</sub> 層の間にできる SiO<sub>2</sub> 層にできる欠陥が多く，リーク電流が流れやすくなっていったためだと考えられる．

正電圧印加時にウィンドウを得られた理由について考察する．正電圧を印加することで SiO<sub>2</sub> 層の酸素イオンが上部電極の W と結合することで SiO<sub>2</sub> 層に欠陥，もしくは膜厚が薄くなることで電流が通りやすくなるためだと考えられる．

サイクルの最後の方に挙動が不安定となる理由を考察する．W 電極がサイクル中に酸素イオンを吸着することで，一部の酸素イオンが戻らずこの繰り返りで抵抗変化層内の酸素イオンが不足したことによるものだと考えられる．

## 4.3 動作メカニズム

TiO<sub>x</sub> 層が 5 nm，10 nm 時の動作メカニズムを考察する．動作メカニズムの概念図を図 4-12 に示す．




図 4-12 動作メカニズムの概念図

- a)初期状態, b)負電圧印加, c)Set 時,  
 d)フィラメント断裂, e)正電圧印加時, f)フィラメントの再断裂,  
 g)再断裂後の正電圧印加, h)  $WO_x$ 層の形成, i)負電圧印加

十数サイクルをかけた初期状態の図 4-12 a)から, 負電圧を印加すると  $SiO_2$ 層の酸素イオンが下部電極の方へと移動し,  $TiO_x$ 層の酸素空孔に入ることによって図 4-12 c)のようにフィラメントがつながり Set が起きて低抵抗状態となる. Set 後電圧を印加し続けることで  $TiO_x$ 層/下部  $SiO_x$ 層界面の酸素空孔に酸素イオンが入

り込み, 図 4-12 d)のようにフィラメントが断裂し薄い  $\text{TiO}_2$ 層ができることでショットキー障壁の挙動になる. その後, 正電圧を印加することで  $\text{SiO}_x$ 層の酸素イオンがフィラメントの酸素空孔へと向かい, 図 4-12 f)のように再び  $\text{SiO}_2$ 層が形成される. この状態でのように正電圧印加を続けると酸素イオンが上部電極の W と結合し  $\text{WO}_x$ 層が形成されることで図 4-12 h)の状態となり, その後負電圧を印加することで  $\text{WO}_x$ 層の酸素イオンが  $\text{SiO}_2$ 層へと向かい初期状態になる. 以上を繰り返しが動作メカニズムと考察する.

## 第5章 電極依存性

この章では、抵抗変化層/電極界面に  $\text{SiO}_x$  層を挿入した構造において、W 電極の役割を調査するために、電極を Pt へと変更した際の電気特性を調査した。

### 5.1 Pt 電極 ReRAM の電気特性

ここでは、Pt(50 nm)/ $\text{SiO}_x$ (15 nm)/ $\text{TiO}_x$ (5 nm)/ $\text{SiO}_x$ (15 nm)/Pt(50 nm)構造、アニール条件が 100 °C、40 分の ReRAM を評価した。その際の  $I$ - $V$ 特性を図 5-1、サイクル毎の抵抗比を図 5-2、Set 電圧分布を図 5-3 に示す。




図 5-1 Pt 電極の  $I$ - $V$ 特性

a) 標準的な動作, b)各サイクルの比較




図 5-2 Pt 電極のサイクル毎の抵抗比




図 5-3 Pt 電極の Set 電圧分布



図 5-1 a)において動作は、高抵抗状態で始まり、-3.0 V 付近で Set が起き、低抵抗状態となる挙動を示した。また、計 10 サイクル得られた。しかしながら、図 5-2 b)に見られるように動作は不安定であった。

また、図 5-2, 図 5-3 においても、それぞれ抵抗比, Set 電圧にばらつきが見られた。

## 5.2 W 電極 ReRAM との比較

ここでは、先ほどの結果と W 電極との比較を行う。W 電極は 4.1.1 と同様である。各電極の  $I$ - $V$ 特性を図 5-4 に示す。




図 5-4 電極ごとの  $I$ - $V$ 特性 a)W 電極, b)Pt 電極

W 電極と Pt 電極を比較したとき安定性に明らかな差が見られる。また、Pt 電極において、 $\text{SiO}_x$ 層が 10 nm から 15 nm と膜厚が増加し、アニール時間を 50 分から 40 分へと減らすことでサイクル挙動が見られた。

### 5.3 考察

W 電極の役割について考察をする。Pt 電極において  $\text{SiO}_x$  層の膜厚が 10 nm から 15 nm に変更し、アニール時間が 50 分から 40 分へと短くすることで動作が確認できている。よって、W 電極の ReRAM と同様の条件でデバイスを製作した場合、酸素空孔が不足していることを示している。よって、W は酸素を吸着することで抵抗変化層内の酸素空孔を生成する役割をしていると考えられる [23].

## 第6章 ニューラルネットワーク

### 6.1 ニューラルネットワーク

ニューラルネットワーク(Neural Network, NN)とは、人間の脳内にある神経細胞(ニューロン)とそのつながりを人工ニューロン(ノード)という数式的なモデルで表現されたものである。ニューラルネットワークは、図 6-1 に示すような 1つの入力層、1つ以上の隠れ層、1つの出力層、層を含むノードの層で構成される。各ノード間にはつながりの強さを示す”重み”と閾値を持つ。重みは、変数の重要度を反するのに役立ち、重みの大きい入力データほど出力データに影響を及ぼす。入力層が決定されると、重みが乗算されたうえで合算が行われ、活性化関数を通じて出力するデータが決定される。この出力データが所定の閾値を超えた場合、そのノードがアクティブ化し、次の層へとデータが渡る。この動作を繰り返すことで出力が決定される。この出力と正解のデータとの誤差を計算し、出力が正解に近づくように重みを調整することで機械学習を行う。

# 入力層 隠れ層 出力層




図 6-1 ニューラルネットワークの構造

## 6.2 ReRAM をシナプスに用いた NN

現在の機械学習のアプローチ[24,25]では、今後ますます複雑化する問題を解決するために必要とされる、大量のシナプスの重みに対応する拡張性を備えていない[26]。人間の脳のように変化する入力データに瞬時に対応できるようにする、大規模でエネルギー効率の良いニューラルネットワークには、不揮発性のアナログ・ウェイト・ストレージをニューロン回路に近接し集積させることが不可欠である。ReRAMはその構造と動作機構から、集積化、低消費電力を可能とし、確率的な動作と閾値を設定することでシナプスの重みのランダム化を行うことができるため、スパイクングニューラルネットワーク(Spiking Neural Network)のシナプスの重みとして近年注目されている[27]。

### 6.3 挙動の不安定性を用いたシナプス荷重のランダム性の評価

W(50 nm)/SiO<sub>x</sub>(15 nm)/TiO<sub>x</sub>(20 nm) /SiO<sub>x</sub>(15 nm)/W(50 nm)構造, アニール条件が 300 °C, 20 分の ReRAM を評価した. その際の Set 電圧分布を図 6-2, Set 電圧プロバビリティプロットを図 6-3 に示す.




図 6-2 Set 電圧分布




図 6-3 Set 電圧プロバビリティプロット

計 103 サイクル得られた。図 6-2 より 20 サイクルまでは Set 電圧が高く，それ以降は -2 V 以内で Set をしており， -1.3 V で安定しているところが見られるが分散しているのが分かる。また，図 6-3 より大半の Set 電圧は -2 V 以内で動作していることから低電圧動作をしていることが分かる。

この結果より，閾値電圧を -1.3V 付近で任意の電圧にすることで Set を起こす確率を操作できることから，NN のシナプスの荷重に利用できることが判明した。

## 第7章 結論

本研究では、W を電極、抵抗変化層を  $\text{TiO}_x$  を用いた ReRAM の電極/抵抗変化層界面に  $\text{SiO}_x$  層を挿入することによる影響を研究した。その結果、先行研究と比較した時、サイクル数は 12 サイクルから最大 159 サイクルへと増加し、毎サイクルごとの劣化を抑制を確認した。また、実験結果について以下にまとめる。

### 7.1 $\text{SiO}_x$ 層挿入効果

W/ $\text{SiO}_x$ / $\text{TiO}_x$ / $\text{SiO}_x$ /W 構造の ReRAM デバイスの電気特性を調査し、上部・下部  $\text{SiO}_x$  層の役割を調査した。その結果、上部  $\text{SiO}_x$  層は抵抗変化層として機能し、下部  $\text{SiO}_x$  層は抵抗変化層内の酸素空孔を均一化していることが分かった。また、電極/抵抗変化層界面に  $\text{SiO}_x$  層を挿入することで酸素イオンの脱離を抑制し動作が安定することが分かった。

### 7.2 $\text{TiO}_x$ 層の膜厚依存性における電気特性評価

W/ $\text{SiO}_x$ / $\text{TiO}_x$ / $\text{SiO}_x$ /W 構造の ReRAM における  $\text{TiO}_x$  層の膜厚依存性を調査した。その結果、膜厚を増加させることでアニール時間が延び、温度が上がることで余分な酸素空孔がなくなり安定性とサイクル数が向上することが分かった。

### 7.3 電極依存性

W 電極と Pt 電極を比較することで電極依存性を調査した。その結果、Pt の  $\text{SiO}_x$  層の膜厚とアニール条件の変化から W 電極が酸素イオンを吸着していることが分かった。

### 7.4 最適な条件

動作の安定性においては、W(50 nm)/ $\text{SiO}_x$ (10 nm)/  $\text{TiO}_x$ (5 nm)/  $\text{SiO}_x$ (10 nm)/W(50 nm)の構造でアニール条件が 100°C, 50 分が最適であるとわかった。

サイクル数においては、W(50 nm)/ $\text{SiO}_x$ (15 nm)/  $\text{TiO}_x$ (20 nm)/  $\text{SiO}_x$ (15

nm)/W(50 nm)の構造でアニール条件が 300°C, 10 分が最適であるとわかった.

## 7.5 NN

挙動が不安定な ReRAM の Set 電圧を評価した. その結果, Set 電圧の閾値設定を変更することで NN のシナプスの重みを表現をすること可能なのが分かった.

## 7.6 課題と今後の展望

現在の課題として, W と  $\text{SiO}_x$  の密着性の悪さが懸念されており, また, 本研究において酸素リザーバー層である  $\text{SiO}_x$  が抵抗変化層の働きをしており,  $\text{TiO}_x$  が酸素リザーバー層の働きをしていてことから, 今後の展望として, 抵抗変化層を  $\text{SiO}_x$  とし酸素リザーバーを  $\text{TiO}_x$  とした W/ $\text{TiO}_x$ / $\text{SiO}_x$ / $\text{TiO}_x$ /W 構造の ReRAM を評価, また, 集積化に向けて電極サイズ依存性の調査をすることが望ましい.



## 参考文献

- [1] 國尾武光, and 波田博光. "強誘電体メモリーの基礎特性と今後の展望", 応用物理, 2001, 70 巻, 1 号, pp.74-78.
- [2] 恵下隆, "FeRAM(1999~現在)", セラミックアーカイブズ 41, 2006, No.12, pp.1049-1051.
- [3] 福田昭, "MRAM のメモリーセルと書き込みの原理", EE Times Japan, 2018.
- [4] 猪俣浩一郎, and 手束展規. "MRAM の最新動向と展望", 応用物理, 2002, 71 巻, 11 号, pp.1347-1351.
- [5] 中山和也, and 福島早奈恵. "相変化型不揮発性メモリーの現状と可能性", 応用物理, 2002, 71 巻, 12 号, pp.1513-1517.
- [6] T. W. Hickmott, "Low-frequency negative resistance in thin anodic oxide films", J. Appl. Phys., vol. 33, 2669, 1962.
- [7] Y. Watanabe, *et al.*, "Current-driven insulator-conductor transition and nonvolatile memory in chromium-doped  $\text{SrTiO}_3$  single crystals", Appl. Phys. Lett., vol. 78, pp.3738-3740, Jun. 4, 2001.
- [8] 木下健太郎, 高相圭, and 北島彰, "原子間力顕微鏡カンチレバーを活用した微細抵抗変化メモリ (ReRAM)動作機構の解明", Nanotech Japan Bulletin, 2016, 9 巻, 6 号.

- [9] 藤崎芳久, “不揮発性半導体メモリー技術の現状”, 応用物理, 2008, 77 卷, 9号, pp.1060-1071.
- [10] U. Russo, *et al.*, “Conductive-filament switching analysis and self-accelerated thermal dissolution model for reset in NiO-based RRAM”, in Proc. IEEE Int. Electron Devices Meeting, 2007, pp.775-778.
- [11] B. Gao, *et al.*, “Oxide-based RRAM switching mechanism : A new ion-transport-recombination model”, in Tech. Dig. IEEE Int. Electron Devices Meeting, 2008, pp.563-566.
- [12] H. Akinaga, *et al.*, “Resistive Random Access Memory(ReRAM) Based on Metal Oxides”, *IEEE*, vol. 98, No. 12, 2010, pp. 2237-2251.
- [13] D. Acharyya, *et al.*, “A journey towards reliability improvement of TiO<sub>2</sub> based Resistive Random Access memory: A review”, *Microelectron Reliab.*, vol. 54, 2014, pp.541-560.
- [14] Yang JJ, *et al.*, “A family of electronically reconfigurable nanodevices”, *Adv Mater*, vol. 21, 2009, 3754.
- [15] Tsuruoka T, *et al.*, “Forming and switching mechanisms of a cation-migration-based oxide resistive memory”, *Nanotechnology*, vol. 21, 425205.
- [16] E. Ambrosi, *et al.*, “Impact of oxide and electrode materials on the switching characteristics of oxide ReRAM devices”, *Faraday Discuss.*, vol.213, 2019, pp.87-98.

- [17] S. Lee, *et al.*, “Impact of Device Area and Film Thickness on Performance of Sol-Gel Processed ZrO<sub>2</sub> RRAM”, IEEE Electron Device Lett., Vol.39, No.5, 2018, pp.668-671.
- [18] Egorov, K. V. *et al.*, “Complementary and bipolar regimes of resistive switching in TiN/HfO<sub>2</sub>/TiN stacks grown by atomic-layer deposition”, Phys. Status Solidi A212, No.4, 2015, pp.809-816.
- [19] P. Pal, K. Lee, *et al.*, “Bending resistant Multibit Memristor for Flexible Precision Inference Engine Application”, IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 69, NO. 8, 2022, pp.4737-4743.
- [20] 池田翔, “TiO<sub>x</sub>系抵抗変化層を用いた ReRAM 特性のアニール温度の依存性”, 工学院大学, 2022, 卒業論文.
- [21] 當山啓斗, “ZrO<sub>x</sub>系抵抗変化メモリにおける電極/抵抗変化層界面への SiO<sub>x</sub>中間層挿入効果”, 工学院大学, 2020, 修士論文.
- [22] D. R. Lide, ed., “CRC Handbook of Chemistry and Physics”, Internet Version 2005.
- [23] Ranjan, A. *et al.*, “Probing resistive switching in HfO<sub>2</sub>/Al<sub>2</sub>O<sub>3</sub> bilayer oxides using in-situ transmission electron microscopy”, Applied Materials Today 31, 101739, 2023.
- [24] Merolla, P. A. *et al.*, “A million spiking-neuron integrated circuit with a scalable communication network and interface”, Science 345, 2014, pp.668–673.

- [25] Benjamin, B. V. *et al.*, “Neurogrid: a mixed-analog-digital multichip system for large-scale neural simulations”, Proc. IEEE 102, 2014, pp.699–716.
- [26] Eryilmaz, S. B. *et al.*, ”Device and system level design consideration for analog-non-volatile-memory based neuromorphic architectures”. in 2015 IEEE International Electron Devices Meeting (IEDM), 2015, 4.1.1–4.1.4.
- [27] Vishwakarma, K. *et al.*, “Eight-Level/Cell Storage by Tuning the Spatial Distribution of Dielectrics in a Tri-Layer reRAM Cell : Electrical Characteristics and reliability”, IEEE Transactions on device and materials reliability, vol.24, No.4, 2021, pp.587-593.

## 謝辞

本論文を完成するにあたり多大なご指導を頂いた主査であります本大学院電気・電子工学専攻 相川 慎也准教授，副査であります本大学院電気・電子工学専攻 山口 智広教授，本大学院電気・電子工学専攻 永井 裕己准教授に深く感謝いたします。そして，多方面にわたりご協力，ご助言を頂いた高機能デバイス研究室の皆様に感謝いたします。